

20260612 艦長紀要

永豐金證券 Institutional Business Group | Equity Sales

導讀摘要：本報告專為投資經理人與分析師編製，核心聚焦於 ComputeX 2026 會後供應鏈最新動態。內容涵蓋全球半導體及 AI 伺服器庫存體檢、大模型（LLM）廠商的 Token 經濟學營收爆發期，以及共同光學封裝（CPO/XO）在下世代架構（如台積電 NVL76）中的關鍵導入進程。報告結合最新產業調研與大會核心技術展示（如大立光 Fiber Array），提供具備高度可操作性的產業投資視野。

一、總體基本面與供應鏈庫存體檢

當前全球半導體及 AI 產業基本面持續上修，市場整體的強勁動能並未改變。根據大會最新釋出的調研數據，主要環節體檢如下：

- **產業營收動能：** 預估 2026 全年營收將達到 60% 的月增長（MoM），外圍市場與主要板塊對 2027 年的初步預估亦高達 45% 以上。2 月份市場的劇烈修正已被證實僅為良性的漲多回檔，產業健康度無虞。
- **上游端庫存水位：** 晶圓代工端庫存目前處於相對正常的健康水平，並無過剩風險，整體生產天數皆控制在合理區間內。
- **下游與網通端庫存：** 下游伺服器大廠（如 Supermicro、Dell、HPE）、ODM/OEM 廠（如鴻海、廣達、仁寶）以及主要網通大廠（如 Cisco、Arista、Celestica）的庫存則處於相對高點，目前正處於實質去化階段，天數雖略高但仍在控制範圍。
- **消費性電子與其他：** PC 的 DDR5 庫存近期出現明顯的被動拉貨與備貨潮，主要受到下半年季節性需求帶動；車用測試及代理商端庫存則普遍維持在低檔。
- **評價面評價（Valuation）：** 由於股價於 4、5 月份飆升，費城半導體指數（SOX）的 PE 重新回到約 30 倍的歷史高位，PB 同步創下新高，整體評價面偏高，需密切追蹤後續獲利實質兌現的速度。

二、AI 市場需求與 Token 經濟學模型

大模型廠（LLM）的算力消耗與 Token 使用量正在重塑整個軟硬體產業鏈的利潤分配，Token 經濟學（Tokenomics）已迎來實質營收爆發期。

1. 算力與 Token 消耗量反彈

今年以來 Token 總使用量呈現階梯式走高。雖然 4 月份因主要模型廠調整定價、部分廠商算力不足（如 Anthropic 算力出現擠兌，限制客戶使用天數）導致短期用量下滑，但隨著基礎建設補強（如 Anthropic 與 xAI 敲定大型資料中心協議），近期算力瓶頸已順利打開，用量大幅反彈。

2. 大模型廠營收（ARR）幾何級數增長

Anthropic 與 OpenAI 兩家頂級模型廠，今年度合計營收預估將直接跨過 **1,500 億美元** 大關。Anthropic 目前的 ARR 已由去年 1 月的 1 至 2 億美元飆升至現階段的 400 至 500 億美元，一年半內成長達 40 倍，年底 ARR 目標設定在 1,000 至 1,200 億美元之間。

3. 差異化定價與資本支出上修

模型廠開始採取極為嚴格的「差別定價」。針對免費或低價值 Token 容忍更長的延遲時間；而願意付費的企業客戶，則提供每百萬 Token 高達 40 至 50 美元的高階高流量服務。此舉讓模型廠在 Token 消耗總量可控的前提下，營收表現大幅優於預期。在現金流快速回籠的刺激下，預計未來數月內，各大 CSP 廠將再度上修 2027 年的資本支出（CapEx）預算（目前 2026 年預估值已達 7,000 億美元，2027 年市場共識普遍在 8,000 至 9,000 億美元之間）。

三、共同光學封裝（CPO/XO）關鍵進程與台積電下世代架構

傳統銅線傳輸在高頻下已達物理極限。當速度推升至 448G Series 以上時，訊號損耗極快，傳統 PCB 板上的傳輸距離極限被壓縮至僅剩 5 公分，推動下世代架構全面倒向光通訊。

1. 台積電與 Ayar Labs 的深層綁定

在共同光學封裝領域中，由 Intel、NVIDIA、台積電共同投資的新創公司 Ayar Labs（星路科技）扮演核心角色。台積電在投資 Ayar Labs 後，已將其技術與自身的先進製程及封裝平台深度整合（原本 Ayar Labs 仰賴 GlobalFoundries 的晶圓代工，現已全面轉向台積電製程）。

2. 外部光引擎（XO）新規格躍居主流

面對傳統 400G/800G 光模組的瓶頸，市場現階段正全力探討 **XO（外部光引擎）** 的新規格。XO 本身的尺寸約為傳統光模組的兩倍，內部不再放置 DSP，而是透過高密度的 64 條通道（單通道速度 200G）一舉將頻寬推升至 12.8T。此架構能顯著節省功耗並改善過熱問題。

3. 台積電先進架構：跨機櫃 NVL76 技術平台

台積電在本次技術大會上，首度揭露了代號 **NVL76** 的新一代先進架構設計。這並非傳統單一機櫃（Rack）的內部 Scale-Up，而是透過 CPO 技術，將多達 8 個機櫃進行跨機櫃的 NVL 高速訊號互聯（Cross-Rack Scale-Up）。

- **機櫃配置：**採用 9 + 18 + 9 的物理配置（9 個 Compute Tray、18 個 Switch Tray、9 個 Compute Tray），其中 Switch 內部全面搭載 4 顆 Quantum-5 高速交換晶片。
- **頻寬配置：**根據最新架構推算，未來的先進架構中，單一 GPU 將直接對應 6 個 3.2T 的外部光模組，對光通訊零組件的需求量較前代呈現高達 6 倍的爆發式增長。

4. 先進光學封裝供應鏈核心解密

封裝階段	技術核心	主要供應商與合作方案
Insertion 1	PIC（光晶片）與 EIC（電晶片）整合測試	愛德萬（Advantest）測試機台 + FormFactor 探針卡。
Insertion 2	Wafer Level 晶圓級矽光測試	早期為 Teradyne + FormFactor，量產期預計切換為愛德萬 + MPI（旺矽）。
Insertion 3/4	單顆成品測試（FT）與最後光學對接組裝	成品測試由 Teradyne + Chroma 主導；光學組裝（Optical Offset）則由訊芯（Susemihl）切入。

5. 大立光 (Largan) Fiber Array 技術重大進展

大立光在本次大會展示的 **Fiber Array** (光纖陣列) 出現技術性突破。過往產品多為 1 排 40 條光纖，大立光首度成功交付多達 4 排、高達 160 條的高密度光纖陣列。此技術最困難之處在於玻璃 V-Groove (V型槽) 的超精密切割，半導體對位端公差要求僅 0.3 微米 (μm)。大立光克服了多排組裝下的公差累積效應，成為 1.6T 及 3.2T 世代下，台積電先進封裝體系中不可或缺的光學戰略合作夥伴。

四、晶圓代工先進製程與主要處理器競爭局勢

- **台積電 SoIC (3D 堆疊) 技術路徑**：隨晶片物理尺寸逼近 Reticle 限制，良率成本大幅拉高。台積電的先進封裝策略將全面由傳統 2.5D (CoWoS) 移向 **SoIC (3D 堆疊)**。包括 HBM 記憶體控制層及核心 IO 元件，在未來的晶片設計中都將優先採用 3D 堆疊方式與運算核心進行垂直整合。
- **NVIDIA Vera 處理器的市場制約**：NVIDIA 新一代處理器 **Vera** 展現出極強的通路支配力。其核心策略在於「買處理器直接配套/綁定 HBM 產能」，在目前全球先進封裝與高階記憶體極度短缺的市況下，此一綑綁策略精準解決了客戶的產能痛點，預計年底前將為 NVIDIA 注入龐大營收。
- **Google TPU v6 (Octopus) 產能指標**：Google 自研的下世代處理器 Octopus (TPU v6) 是明年 (2027) 市場上唯一採用超大尺寸 (達 8 至 9 個 Reticle 以上) 的超巨型先進封裝晶片，內部整合 4 個運算 die、4 個 IO 控制 die 及 8 顆高階 HBM。該晶片的製程良率與出貨進度，將直接成為全球先進代工製程產能與良率的最高指標。

報告聲明：本文件為 Institutional Business Group 內部研究資料，僅供專業投資經理人及分析師參考，請勿對外傳閱。